當(dāng)前位置：首頁(yè)? 技術(shù)支持 ? 你不知道的PCB抗干擾設(shè)計(jì)原則

你不知道的PCB抗干擾設(shè)計(jì)原則

文章來(lái)源：作者：何琴查看手機(jī)網(wǎng)址

掃一掃！

掃一掃!

人氣：5224發(fā)布日期：2018-06-08 03:47【大中小】

抗干擾問(wèn)題是現(xiàn)代PCB電路設(shè)計(jì)中一個(gè)很重要的環(huán)節(jié)，它直接反映了整個(gè)系統(tǒng)的性能和工作的可靠性。目前，對(duì)系統(tǒng)的采用的抗干擾技術(shù)主要有硬件抗干擾技術(shù)和軟件抗干擾技術(shù)。

    1）硬件抗干擾技術(shù)的設(shè)計(jì)。飛輪儲(chǔ)能系統(tǒng)的逆變電路高達(dá)20kHz的載波信號(hào)決定了它會(huì)產(chǎn)生噪聲，這樣系統(tǒng)中電力電子裝置所產(chǎn)生的噪聲和諧波問(wèn)題就成為主要的干擾，它們會(huì)對(duì)設(shè)備和附近的儀表產(chǎn)生影響，影響的程度與其控制系統(tǒng)和設(shè)各的抗干擾能力、接線環(huán)境、安裝距離及接地方法等因素有關(guān)。
    2)軟件抗干擾技術(shù)
    除了硬件上要采取一系列的抗干擾措施外，在軟件上也要采取數(shù)字濾波、設(shè)置軟件陷阱、利用看門(mén)狗程序冗余設(shè)計(jì)等措施使系統(tǒng)穩(wěn)定可靠地運(yùn)行。特別地，當(dāng)儲(chǔ)能飛輪處于某一工作狀態(tài)的時(shí)間較長(zhǎng)時(shí)，在主循環(huán)中應(yīng)不斷地檢測(cè)狀態(tài)，重復(fù)執(zhí)行相應(yīng)的操作，也是增強(qiáng)可靠性的一個(gè)方法。
    印制電路板的抗干擾設(shè)計(jì)與具體PCB設(shè)計(jì)有著密切的關(guān)系，這里就收集了全而詳細(xì)的PCB抗干擾設(shè)計(jì)原則分享給大家。
    具體的原則如下：
    1.元器件的配置
    （1）不要有過(guò)長(zhǎng)的平行信號(hào)線
    （2）保證pcb的時(shí)鐘發(fā)生器、晶振和cpu的時(shí)鐘輸入端盡量靠近，同時(shí)遠(yuǎn)離其他低頻器件
    （3）元器件應(yīng)圍繞核心器件進(jìn)行配置，盡量減少引線長(zhǎng)度
    （4）對(duì)pcb板進(jìn)行分區(qū)布局
    （5）考慮pcb板在機(jī)箱中的位置和方向
    （6）縮短高頻元器件之間的引線
    2.去耦電容的配置
    （1）每10個(gè)集成電路要增加一片充放電電容（10uf）
    （2）引線式電容用于低頻，貼片式電容用于高頻
    （3）每個(gè)集成芯片要布置一個(gè)0.1uf的陶瓷電容
    （4）對(duì)抗噪聲能力弱，關(guān)斷時(shí)電源變化大的器件要加高頻去耦電容
    （5）電容之間不要共用過(guò)孔
    （6）去耦電容引線不能太長(zhǎng)
    3.電源線的設(shè)計(jì)
    （1）選擇合適的電源
    （2）盡量加寬電源線
    （3）保證電源線、底線走向和數(shù)據(jù)傳輸方向一致
    （4）使用抗干擾元器件
    （5）電源入口添加去耦電容（10~100uf）
    4.地線的設(shè)計(jì)
    （1）模擬地和數(shù)字地分開(kāi)
    （2）盡量采用單點(diǎn)接地
    （3）盡量加寬地線
    （4）將敏感電路連接到穩(wěn)定的接地參考源
    （5）對(duì)pcb板進(jìn)行分區(qū)設(shè)計(jì)，把高帶寬的噪聲電路與低頻電路分開(kāi)
    （6）盡量減少接地環(huán)路（所有器件接地后回電源地形成的通路叫“地線環(huán)路”）的面積